Gate di rilascio PCB

Controlli di produzione automatici
per la tua scheda KiCad.

Porta il tuo progetto KiCad, disegnato a mano o generato dal tuo agente di coding tramite MCP. Il gate di rilascio esegue ERC, DRC, parità schema/PCB, completezza della BOM e integrità degli export, e restituisce un report per scheda.

Order a report, $99

Automated checks only. Delivered by email within 2 business days.

Esempio di rilascio MakeIRL — PV-2026-0001U1RP2040J1USB-CC1C2R1R2J2 · QWIIC3V3SDAGNDSCLMAKEIRLPV-2026-0001 · REV A86.0 mm61.0 mm

Processo

Tre passaggi, dal file al report

  1. 01

    Porta il progetto o crealo in vibecoding

    Inserisci un progetto .kicad_pcb / .kicad_sch, disegnato a mano in KiCad o generato dal tuo agente di coding tramite MCP. Il gate non dipende da come è stato creato.

  2. 02

    Il gate di rilascio lo controlla

    I controlli ERC, DRC, di parità tra schema e PCB e sulla disponibilità reale della BOM vengono eseguiti in modo deterministico. Ogni rilievo indica lo strumento, la versione e il punto esatto sulla scheda.

  3. 03

    Ricevi il report

    Un report in linguaggio chiaro con verdetto BLOCKED, REVIEW o READY, gli export di produzione e l'elenco di ciò che non è stato controllato. Ordinare a una fabbrica è un passaggio separato che non offriamo ancora.

Dal tuo editor

Esegui il gate di rilascio senza lasciare il terminale

MakeIRL è disponibile come server MCP. Collega il tuo agente di coding e sottoponi una scheda al preflight come faresti con una suite di test.

Sessione illustrativa. Il gate di rilascio è reale; la generazione di schede in linguaggio naturale non è ancora disponibile.

MCP client
$ mcp add makeirl https://mcp.makeirl.com/v1
 
> preflight_start(files: "./board")
{ job_id: "pf_8a2f1c" }
 
> preflight_status(job_id: "pf_8a2f1c")
ERC · DRC · parità schema/PCB · disponibilità BOM — in corso…
 
> get_report(job_id: "pf_8a2f1c")
4 / 5 controlli superati · 1 avviso
report: makeirl.com/r/8a2f1c

In diretta a ogni esecuzione

I controlli vengono convalidati uno alla volta

Nessun indicatore di attesa generico. Ogni controllo viene eseguito, risolto e timbrato, proprio come quando si segue il completamento di una pipeline CI.

release-gate · run pf_8a2f1c0 / 5 superati
  • ERC…
  • DRC…
  • Parità dello schema…
  • Disponibilità BOM…
  • DFM…

Ambito, senza giri di parole

Cosa controlliamo. E cosa no.

Un gate di rilascio intercetta gli errori che compromettono una prima tiratura. Non può promettere che il progetto faccia ciò che intendevi: nessun sistema automatico può farlo, e ogni rapporto lo dichiara espressamente.

Cosa controlliamo

  • Violazioni delle regole elettriche (ERC)
  • Distanze di fabbricazione (DRC)
  • Parità tra schema e PCB
  • Disponibilità delle righe BOM rispetto alle scorte reali
  • Coerenza tra footprint e package

Cosa non possiamo controllare

  • Se il progetto fa ciò che volevi ottenere
  • La correttezza del firmware o del codice embedded
  • Le prestazioni RF, EMC o termiche
  • L’adattamento meccanico all’interno di un contenitore
  • I margini di integrità del segnale ad alta velocità

Pay $99

Automated checks only. A false S1 block is refunded. Next board is another $99.

See a real report first