Regole DRC ed ERC di KiCad 9
label_multiple_wires (ERC): integrazione PCB, controlli e produzione
Significato della regola label_multiple_wires di KiCad 9, classificazione MakeIRL S3 e procedura per correggerla e verificarla prima della produzione.
Profilo tecnico
| Regola | label_multiple_wires |
|---|---|
| Controllo | ERC |
| Severità | S3 |
| Riconosciuta da MakeIRL | Sì |
| Area dell’editor | KiCad 9 → Controllo ERC |
Indicazioni per il progetto
- KiCad 9 identifica questa condizione tramite la regola label_multiple_wires del controllo ERC.
- Il rilievo va esaminato nel contesto degli oggetti segnalati e del profilo di fabbricazione; la classe del gate indicata è S3.
- Il rilievo va esaminato nel contesto degli oggetti segnalati e del profilo di fabbricazione; la classe del gate indicata è S3.
Controlli del gate di rilascio
- Apri il marker label_multiple_wires nel controllo ERC e incrocia ogni oggetto segnalato prima di cambiare regole o esclusioni.
- Correggi il progetto o la libreria sorgente affinché la modifica sopravviva al successivo aggiornamento tra schema e PCB.
- Esegui di nuovo il controllo sulla stessa revisione, verifica che il marker sia scomparso e controlla i file di fabbricazione rigenerati.
Rischi ed errori ricorrenti
- La regola dimostra una condizione codificata, non il funzionamento completo del circuito; ogni esclusione va motivata nella revisione rilasciata.
Validazione prima della produzione
- Esegui di nuovo il controllo sulla stessa revisione, verifica che il marker sia scomparso e controlla i file di fabbricazione rigenerati.