ERC e DRC a confronto: qual è la differenza nel progetto PCB?

ERC controlla l’intento elettrico nello schema

Electrical Rule Check (ERC) ragiona su simboli, pin e net dello schema. Ogni pin ha un tipo elettrico — ingresso, uscita, bidirezionale, passivo, ingresso o uscita di alimentazione, open collector e così via — ed ERC confronta i tipi collegati per segnalare combinazioni impossibili o incomplete.

Tra i rilievi comuni:

• un pin di alimentazione su una net priva di sorgente dichiarata;
• due uscite ordinarie collegate tra loro;
• un ingresso o pin di alimentazione non collegato;
• un marker no-connect su un pin realmente cablato;
• etichette di net o collegamenti gerarchici incoerenti.

ERC non sa se un pull-up I2C ha la resistenza corretta, se il pinout di un connettore coincide con il datasheet o se 3.3 V fornisce corrente sufficiente per un picco radio. Controlla l’intento codificato nei simboli: un simbolo personalizzato errato può far passare un circuito sbagliato o riempire di falsi errori uno corretto.

In KiCad apri Inspect → Electrical Rules Checker nello Schematic Editor. Correggi le cause invece di aggiungere No ERC. Se un connettore passivo alimenta davvero una linea, PWR_FLAG comunica a ERC che la net è pilotata; non genera energia e non deve mascherare una linea realmente priva di sorgente.

DRC controlla l’implementazione fisica

Design Rule Check (DRC) ragiona su rame, strati, footprint, fori, bordi e regole. Confronta geometria e connettività con Board Setup, classi di net e vincoli personalizzati.

Può segnalare:

• distanza del rame sotto il minimo;
• pista più stretta della regola;
• collegamento non instradato o pista sospesa;
• violazioni di anello anulare, via o foro;
• serigrafia sulle aperture di solder mask;
• courtyard sovrapposti;
• rame troppo vicino al bordo;
• coppia differenziale fuori dai limiti di larghezza, gap o lunghezza non accoppiata.

DRC non riconosce un footprint USB-C specchiato se i pad seguono coerentemente la netlist. Non determina la portata reale di una pista senza stackup, rame, temperatura e regole corretti. Un rapporto verde significa «la scheda rispetta le regole codificate», non «la scheda è sicuramente producibile». La guida alle violazioni DRC di KiCad spiega come interpretare i singoli tipi di rapporto.

La parità tra schema e PCB unisce le due viste

ERC può passare su uno schema aggiornato mentre DRC passa su un PCB vecchio. Bisogna verificare che simboli, footprint, mappatura pin e net della scheda corrispondano allo schema.

Dopo le modifiche usa Tools → Update PCB from Schematic, quindi esegui DRC con la parità attiva. Si trovano così net rinominate soltanto nello schema o associazioni di footprint cambiate dopo il placement. Leggi come mantenere sincronizzati schema e PCB per un flusso ripetibile.

La parità non dimostra però che il pin 4 di un simbolo personalizzato abbia la stessa funzione fisica del pad 4: serve un audit del datasheet.

Esegui entrambi dalla riga di comando

KiCad 9 può creare rapporti e far fallire CI:

mkdir -p build/reports

kicad-cli sch erc \
  --exit-code-violations \
  --output build/reports/erc.rpt \
  hardware/controller.kicad_sch

kicad-cli pcb drc \
  --exit-code-violations \
  --schematic-parity \
  --output build/reports/drc.rpt \
  hardware/controller.kicad_pcb

Controlla kicad-cli sch erc --help e kicad-cli pcb drc --help sulla versione installata, poi fissala in CI affinché motore e formato non cambino silenziosamente. La guida a ERC dalla riga di comando tratta più in dettaglio codici di uscita e automazione.

Conserva i rapporti insieme al commit esatto. Un rapporto privo della revisione esatta dello schema e del PCB è una prova debole, perché i file potrebbero essere cambiati subito dopo.

Gestisci ogni violazione con lo stesso metodo

1. Localizza il rilievo e ispeziona circuito o geometria.
2. Decidi se è errato il progetto, la libreria o la regola.
3. Correggi la causa.
4. Se è un’eccezione intenzionale, crea la deroga più stretta e motivala.
5. Riesegui il controllo completo.

Non allentare una clearance globale perché un solo connettore ha passo fine; usa una regola specifica supportata dalla capacità del produttore. Rivedi le esclusioni a ogni rilascio: una vecchia deroga può nascondere un nuovo errore dopo lo spostamento di un footprint.

Cosa non dimostrano né ERC né DRC

Non verificano completamente:

• MPN, variante di package o ciclo di vita;
• orientamento di accoppiamento e pinout del cavo;
• stabilità analogica, adattamento RF o antenna;
• transitori del regolatore e limiti termici;
• collisioni con il contenitore se i modelli sono assenti o imprecisi;
• limiti del processo di assemblaggio non codificati;
• requisiti funzionali del prodotto.

Aggiungi revisione dello schema, audit dei pin, validazione BOM, verifica 3D/meccanica, ispezione dei file di fabbricazione e piano di bring-up. La checklist DFM prima dell’ordine riprende il lavoro dove si fermano le regole di progetto automatizzate.

In sintesi, ERC controlla il modello elettrico logico; DRC il modello fisico. Un PCB rilasciabile richiede entrambi, parità, regole accurate e prove umane per ciò che i modelli non rappresentano.