Regole DRC ed ERC di KiCad 9
holes_co_located (DRC): integrazione PCB, controlli e produzione
Significato della regola holes_co_located di KiCad 9, classificazione MakeIRL S1 e procedura per correggerla e verificarla prima della produzione.
Profilo tecnico
| Regola | holes_co_located |
|---|---|
| Controllo | DRC |
| Severità | S1 |
| Riconosciuta da MakeIRL | Sì |
| Area dell’editor | KiCad 9 → Controllo DRC |
Indicazioni per il progetto
- KiCad 9 identifica questa condizione tramite la regola holes_co_located del controllo DRC.
- Il rilievo va esaminato nel contesto degli oggetti segnalati e del profilo di fabbricazione; la classe del gate indicata è S1.
- Il rilievo va esaminato nel contesto degli oggetti segnalati e del profilo di fabbricazione; la classe del gate indicata è S1.
Controlli del gate di rilascio
- Apri il marker holes_co_located nel controllo DRC e incrocia ogni oggetto segnalato prima di cambiare regole o esclusioni.
- Correggi il progetto o la libreria sorgente affinché la modifica sopravviva al successivo aggiornamento tra schema e PCB.
- Esegui di nuovo il controllo sulla stessa revisione, verifica che il marker sia scomparso e controlla i file di fabbricazione rigenerati.
Rischi ed errori ricorrenti
- La regola dimostra una condizione codificata, non il funzionamento completo del circuito; ogni esclusione va motivata nella revisione rilasciata.
Validazione prima della produzione
- Esegui di nuovo il controllo sulla stessa revisione, verifica che il marker sia scomparso e controlla i file di fabbricazione rigenerati.