L'IA peut-elle concevoir un PCB ? Une évaluation technique honnête pour 2026

Oui, mais « concevoir » recouvre plusieurs métiers distincts

Un système d’IA peut déjà générer des portions d’un flux de conception PCB. Il peut transformer des exigences en schéma-bloc, suggérer des composants, ébaucher un schéma, produire une BOM, proposer un placement, router des nets, écrire des règles de conception, exécuter des commandes EDA et expliquer des violations. Des moteurs d’optimisation spécialisés peuvent explorer beaucoup plus de candidats de layout qu’une personne, et plus vite.

Cela ne signifie pas qu’un chatbot généraliste peut recevoir une phrase et livrer de façon fiable n’importe quelle carte prête pour la fabrication. La conception PCB comprend au minimum ces étapes :

1. définir les exigences et le comportement en cas de défaillance ;
2. choisir une architecture ;
3. sélectionner des composants exacts et disponibles ;
4. créer et vérifier symboles, empreintes et schémas ;
5. traduire l’intention électrique en contraintes de layout ;
6. placer, router et analyser la carte physique ;
7. produire des données de fabrication et d’assemblage cohérentes ;
8. mettre en route et tester le matériel réel.

Un outil peut être excellent sur une étape et absent sur une autre. La question utile n’est donc pas « utilise-t-il de l’IA ? » mais « quel artefact produit-il, à partir de quelles preuves, et comment cet artefact sera-t-il validé ? ».

Où l’IA est réellement utile en 2026

La recherche assistée par IA peut fouiller un corpus de composants connu, comparer des paramètres candidats et assembler un tableau de revue. Les outils de schéma peuvent créer ou modifier des circuits quand leurs bibliothèques et leurs actions s’appuient sur de vrais objets EDA. Les systèmes de layout peuvent optimiser placement et routage sous des contraintes explicites. Les agents de code peuvent automatiser les vérifications via la CLI KiCad, les transformations de BOM et l’empaquetage d’une livraison.

Ce sont des technologies différentes. Un modèle de langage prédit et transforme de l’information symbolique. Un optimiseur de placement et routage explore un espace de solutions géométriques et note les candidats. Un moteur de règles déterministe évalue les dégagements et la connectivité. Les combiner est plus crédible que de demander à un seul modèle d’imiter les trois.

Pour un design de référence connu, par exemple un module microcontrôleur, une entrée d’alimentation USB, un régulateur, un connecteur I2C et une LED d’état, l’IA peut produire rapidement une première version utile. Pour un front-end RF inédit, une chaîne analogique de précision, une alimentation isolée ou un circuit de sécurité, ce sont les exigences manquantes et les modèles physiques qui dominent. Les limites de l’IA en hardware prennent d’autant plus d’importance que les conséquences d’une défaillance et les effets de couplage augmentent.

Ce qu’une carte d’apparence plausible peut cacher comme erreurs

La plausibilité visuelle est une preuve faible. Un schéma généré peut contenir :

• un mapping de broches issu de la mauvaise variante de boîtier ;
• des broches d’alimentation qui semblent connectées mais violent le séquencement ou les limites de tension ;
• une empreinte générique avec un pas ou un pad exposé incorrect ;
• un régulateur copié sans ses exigences de stabilité ou de contre-réaction ;
• un connecteur USB-C sans les résistances de configuration correctes ;
• des composants obsolètes, indisponibles, ou absents de la bibliothèque de l’assembleur.

Une carte routée peut passer le DRC de dégagement et présenter malgré tout une grande boucle de courant de commutation, un chemin de retour rompu, du cuivre d’antenne à l’intérieur d’un keepout, un découplage médiocre, un connecteur inaccessible ou une dissipation thermique insuffisante. Le DRC prouve la conformité aux règles codées, il n’invente pas les règles que le concepteur a oubliées.

Les erreurs de broches méritent une méfiance particulière car les LLM ont tendance à les formuler avec assurance. Lisez pourquoi les LLM inventent des numéros de broches avant d’approuver le moindre élément de bibliothèque généré.

Testez l’outil sur des artefacts, pas sur une démo

Évaluez un outil PCB par IA sur une carte que vous comprenez. Donnez à chaque candidat les mêmes exigences, documents de référence, contour, stack-up, règles de conception et tests d’acceptation. Gardez le premier benchmark assez modeste pour pouvoir réviser chaque net.

Notez des résultats concrets :

Requirements: unresolved assumptions listed rather than guessed
Schematic:    exact MPNs, correct pins, justified external values
Libraries:    package drawings match symbols, pads, paste, and 3D bodies
Layout:       critical placement and return paths satisfy constraints
Checks:       ERC/DRC reports are clean without blanket exclusions
Release:      Gerbers, drills, BOM, and CPL agree on revision and origin
Handoff:      editable source and a reproducible generation path exist

Ne notez pas seulement le temps d’exécution. Consignez le temps de revue, les corrections, la dépendance à l’outil, et si une seconde révision préserve les modifications manuelles. Le comparatif 2026 des outils PCB par IA distingue les produits d’architecture, de copilotage et de layout autonome afin que chacun soit évalué face à la tâche qu’il prétend réellement accomplir.

Faites tourner des vérifications en dehors de la boucle générative

Une porte KiCad indépendante doit s’exécuter sur la source enregistrée :

kicad-cli sch erc \
  --severity-error --severity-warning \
  --exit-code-violations \
  -o build/erc.rpt design.kicad_sch

kicad-cli pcb drc \
  --schematic-parity \
  --severity-error --severity-warning \
  --exit-code-violations \
  -o build/drc.rpt design.kicad_pcb

Inspectez ensuite la carte dans l’outil EDA et le rendu de la livraison dans un visualiseur Gerber. Rapprochez la BOM et les références de placement, vérifiez le stock exact des MPN, et examinez le rendu de téléversement du fabricant. Utilisez la même checklist DFM PCB que le layout vienne d’une personne, d’un autorouteur ou d’un service d’IA.

Gardez les dérogations étroites. Si un agent « corrige » une porte en échec en excluant toutes les violations, il a optimisé la métrique, pas la carte. Chaque exclusion doit avoir un responsable, une raison et un lien vers l’exigence sous-jacente.

La revue humaine n’est pas un clic de pure forme

La personne qui révise doit pouvoir rejeter des décisions d’architecture, de composant et de layout. Elle a besoin des fiches techniques sources, des hypothèses, du jeu de contraintes et des diffs, pas seulement d’un score de confiance. Pour les designs à risque plus élevé, répartissez la revue par expertise : puissance, RF, sécurité, mécanique, fabrication et test.

L’IA peut réduire le travail de dessin et de recherche, mais la responsabilité reste à l’organisation qui libère le matériel. Ce n’est pas propre à l’IA, les cartes conçues par des humains échouent aussi. La différence est que les systèmes génératifs peuvent produire très vite une grande quantité de travail d’apparence cohérente en interne, ce qui fait que la revue superficielle passe mal à l’échelle.

La réponse honnête

L’IA peut concevoir aujourd’hui des portions significatives d’un PCB, et des systèmes spécialisés peuvent réaliser des designs bornés impressionnants. Il vaut mieux la considérer comme une combinaison d’assistant, de générateur et d’optimiseur au sein d’un processus d’ingénierie. Elle n’est pas encore une source universelle d’exigences, de vérité sur les composants, de validation physique et d’autorité de libération.

Si la carte est à faible risque, basée sur des blocs éprouvés, entièrement inspectable et vérifiée contre des exigences explicites, l’IA peut raccourcir sensiblement le premier cycle de prototypage. Si personne dans le projet ne peut dire si son résultat est faux, l’outil n’a pas supprimé le besoin d’expertise, il l’a caché derrière un résultat bien poli.